Como Intel e AMD querem fazer chips x86 lidarem com tarefas de IA

Quando o assunto é execução local de tarefas de IA, pensamos em GPUs ou em NPUs fazendo esse trabalho. Mas a Intel e a AMD acreditam que processadores x86 podem lidar com isso em alguma medida. É por isso que ambas estão trabalhando na criação de um padrão para esse fim: o AI Compute Extensions (ACE), que pode ser traduzido como Extensões de Computação de IA.

Esses esforços não são recentes, mas ganharam destaque na semana passada, quando a especificação 1.15 do ACE foi divulgada publicamente. O documento é bastante técnico, afinal, serve para instruir desenvolvedores sobre o novo padrão. Mas tentarei explicar o essencial aqui.

Pois bem, leve em conta que o processamento de tarefas de IA envolve diversos tipos de operações matemáticas, sendo que grande parte consiste em multiplicação de matrizes. Lembre-se de que, na matemática, uma matriz é uma estrutura bidimensional, pois organiza os valores em linhas e colunas.

O problema é que, originalmente, os processadores x86 foram projetados para lidar com operações escalares (um valor por vez). As instruções AVX (Advanced Vector Extensions) melhoraram esse cenário por permitirem que os chips façam processamento vetorial, lidando com uma sequência de dados em vez de processar um valor por vez.

É um avanço. Apesar disso, ainda é como se essa fosse uma abordagem unidimensional, pois ela trata os dados como vetores, exigindo que várias operações sejam realizadas para processar matrizes completas.

É aí que o ACE entra em cena. Estamos falando de uma proposta que combina os registradores para instruções AVX10 existentes em chips x86 atuais com um conjunto de oito registradores de bloco bidimensional, sendo que cada um destes pode armazenar uma matriz 16×16 com valores de 32 bits.

Fonte: Tecnoblog